崗位職責(zé)：
1、運用Xilinx、Altera等主流FPGA器件及開發(fā)環(huán)境進行項目開發(fā)。
2、負責(zé)FPGA系統(tǒng)的架構(gòu)設(shè)計、關(guān)鍵技術(shù)攻關(guān)。
3、負責(zé)FPGA系統(tǒng)的算法實現(xiàn)、硬件加速、資源時序優(yōu)化。
4、負責(zé)相關(guān)產(chǎn)品系統(tǒng)集成、測試及文檔的撰寫。
?
??任職要求：
1、本科及以上學(xué)歷，測控技術(shù)與儀器、通訊工程、電子信息工程、自動化工程、計算機等相關(guān)專業(yè)。
2、熟練使用Verilog?HDL或VHDL語言編程開發(fā)，精通RTL代碼設(shè)和驗證。
3、熟練使用C++/C、Matlab等語言進行應(yīng)用開發(fā)。
4、熟練應(yīng)用Quartus、Ise、ViVado等開發(fā)工具。
5、有良好的電路時序觀念，理解時序本質(zhì)，會編寫SDC文件。
6、有SDSOC或Petalinux等開發(fā)經(jīng)驗者優(yōu)先。
7、優(yōu)秀者可放寬。
福利待遇：
午餐補助+年終獎金+項目獎金+雙休+加班補助+六險一金+員工單身公寓+年度體檢
職位福利：五險一金、年底雙薪、包住、餐補、帶薪年假、定期體檢、節(jié)日福利、周末雙休
