1：估計芯片及模塊面積，進行floorplan；
2：根據(jù)電路人員的要求，完成模擬版圖（Analog?layout）的設計。
3：版圖設計的物理驗證，包括版圖的DRC、LVS驗證以及PEX提取寄生參數(shù)反饋給電路人員。
4：在相關(guān)人員的幫助下，完成DC或APR的數(shù)字后端設計。
5：部分ESD電路的版圖設計。
6：數(shù)字版圖以及模擬版圖的整合及導出GDS數(shù)據(jù)流片。
任職要求：
1：大專及以上學歷；
2：微電子學或電子工程相關(guān)專業(yè)；
3：1-3年以上相關(guān)layout工作經(jīng)驗，熟練掌握BGR,?OSC及LDO等版圖的設計；
4：有ADC、DAC、PGA?或PLL相關(guān)Layout經(jīng)驗者優(yōu)先；
5：熟練使用Cadence-Virtuoso進行IC?Layout的設計；
6：熟練掌握Calibre、Dracula等進行版圖的DRC/LVS驗證；
7：熟悉UNIX系統(tǒng)，有后端設計EDA工具如DC、APR的使用經(jīng)驗者優(yōu)先；
8：熟悉ESD/Latchup保護的相關(guān)知識。
