職責(zé)描述：1、負(fù)責(zé)數(shù)字邏輯器件的方案選型，軟硬件資源、性能、開(kāi)發(fā)工具評(píng)估；2、負(fù)責(zé)產(chǎn)品的FPGA/ASIC/SOC芯片架構(gòu)、方案設(shè)計(jì)及軟硬件接口設(shè)計(jì)；3、負(fù)責(zé)產(chǎn)品關(guān)鍵邏輯模塊的RTL設(shè)計(jì)及驗(yàn)證；4、負(fù)責(zé)數(shù)字邏輯技術(shù)領(lǐng)域的通用平臺(tái)架構(gòu)及實(shí)現(xiàn)；5、負(fù)責(zé)產(chǎn)品的系統(tǒng)聯(lián)調(diào)、技術(shù)攻關(guān)、問(wèn)題定位等。任職要求：1、3年以上FPGA/ASIC開(kāi)發(fā)經(jīng)驗(yàn)，至少一次全程參與大規(guī)模FPGA芯片設(shè)計(jì)項(xiàng)目并產(chǎn)品化應(yīng)用；2、熟悉Altera/Xilinx／Lattice等公司芯片結(jié)構(gòu)、開(kāi)發(fā)環(huán)境及仿真調(diào)試工具；3、精通Verilog/VHDL/SystemVerilog中至少一種HDL語(yǔ)言；4、精通時(shí)序約束、時(shí)序分析和時(shí)序優(yōu)化方法；5、有FPGA高速接口開(kāi)發(fā)經(jīng)驗(yàn)；6、熟悉基于FPGA的數(shù)字信號(hào)處理方法及實(shí)現(xiàn)；7、熟悉基于FPGA的SOC軟硬件開(kāi)發(fā)者優(yōu)先。
招賢納士網(wǎng)聯(lián)盟網(wǎng)站
