Responsibility:
1. 全自主架構超標量亂序CPU架構和微架構設計
2. CPU的C?model和RTL設計
3. CPU驗證、時序功耗面積分析
4. CPU性能評估和分析
Qualification:
1. 研究生期間課題或者實驗與超標量亂序處理器微架構設計有關者優先
2. 扎實的數字電路理論基礎
3. 了解現代超標量亂序處理器微架構
4. 熟悉Verilog/VHD?語言編程
5. 熟悉匯編和C語言
6. 具有良好的英語溝通能力
提供的機遇
1. 全自主CPU?ISA設計和微架構設計，強烈的使命感和榮耀感
2. 作為design?owner全權負責感興趣部分設計，公司戰略與個人價值高度統一
3. 扁平化的執行團隊和高效團隊溝通，驗證、軟件、算法等多團隊多方位配合，高度整合的研發資源
4. 資深cpu架構、研發人員協同工作，互相提攜互助、溫馨的公司文化和有雄心的團隊，旨在提供最高效、最智能、顛覆性的全新架構！
教育背景
電子工程/微電子/計算機科學領域，碩士學歷或本科+2年以上工作經驗
